¿Más rendimiento? Es lo primero que solemos pedirle a un nuevo chip, casi sin pensarlo. Lo hemos hecho durante años con los procesadores de nuestros dispositivos y lo hacemos ahora con los chips que sostienen buena parte del despliegue de la IA. Más capacidad de cálculo, más velocidad, más margen para hacer cosas que antes parecían fuera de alcance. Pero esa lógica empieza a encontrarse con un límite muy concreto: la energía. Lo que se abre paso ahora es una idea menos llamativa, pero cada vez más difícil de ignorar: el avance no se medirá solo por cuánto calcula un chip, sino también por cuánta energía necesita para hacerlo.
La pista más clara llega desde TSMC. Hablamos del mayor fabricante de chips por contrato del mundo, una compañía que no vende procesadores bajo su propia marca, sino que produce semiconductores diseñados por otros actores de la industria. Según Reuters, Kevin Zhang, vicepresidente sénior de desarrollo de negocio, explicó en una conferencia en Ámsterdam que sus clientes están poniendo cada vez más atención en las mejoras de rendimiento que no disparen el consumo. La presión llega desde perfiles muy distintos, desde fabricantes de smartphones hasta operadores de centros de datos de IA, todos con una preocupación que hemos visto crecer en el último tiempo: coste de la electricidad y disponibilidad de la energía.
La clave está en la fabricación. TSMC no se ha limitado a describir un cambio de prioridades. También lo ha situado en su calendario tecnológico con A14, una futura tecnología de fabricación prevista alrededor de 2028. La firma espera que ese proceso ofrezca más de un 20% de mejora en rendimiento y, al mismo tiempo, reduzca el consumo hasta un 30% respecto a N2, el proceso que la compañía toma como referencia en esa comparación. La clave es que no hablamos de un procesador específico, sino del método con el que podrán fabricarse chips posteriores.
No todo va de miniaturizar. Durante décadas, reducir el tamaño de los transistores ha sido una de las grandes vías para ganar rendimiento y eficiencia en los chips. Esa lógica no desaparece: la densidad de transistores sigue dentro de la hoja de ruta de TSMC. Lo que apunta Zhang es que ante la presión energética de la IA también ganan peso otras soluciones, como el empaquetado avanzado, el apilado de chips y la fotónica. En paralelo, como señalábamos hace una semanas, TSMC ha decidido no utilizar High-NA EUV, la litografía asociada a los equipos más avanzados y ambiciosos de ASML, en sus procesos A13 y A12 previstos para 2029.
La batalla también está en los datos. Huawei entra en esta conversación con Tau Scaling Law, una propuesta que busca mejorar el rendimiento acelerando el movimiento de datos dentro de los chips. La idea desplaza parte del foco desde el transistor hacia la arquitectura y la integración, dos terrenos que ganan peso cuando no basta con fabricar componentes más pequeños. En esa misma línea aparece LogicFolding, que Huawei presenta como un posible paso más allá del apilado 3D tradicional, pero que dependerá de nuevas herramientas de diseño para arquitecturas plegadas y de mejores soluciones de disipación para dispositivos que van desde smartphones hasta centros de datos de IA.
¿Hacia dónde vamos? TSMC no habla por toda la industria, pero su posición hace que el mensaje pese. La firma sugiere que, al menos en su hoja de ruta y en las conversaciones con sus clientes, la eficiencia energética está ganando un protagonismo que antes quedaba más escondido detrás del rendimiento. Y no es una preocupación limitada a los centros de datos de IA. Huawei, por su parte, muestra que el problema también se está abordando desde la arquitectura y la integración, no solo desde el proceso de fabricación. El punto común no es una conclusión cerrada, sino una tensión cada vez más visible: los chips tendrán que seguir siendo más capaces, pero cada salto será más difícil de justificar si dispara consumo, calor o costes.
Imágenes | Xataka con Nano Banana
–
La noticia
Los chips de IA siempre han querido ser más y más potentes. TSMC acaba de señalar el verdadero límite: la eficiencia
fue publicada originalmente en
Xataka
por
Javier Marquez
.